{"id":11677,"date":"2014-05-18T18:41:52","date_gmt":"2014-05-18T16:41:52","guid":{"rendered":"http:\/\/www.michael-floessel.de\/mfblog\/?p=11677"},"modified":"2019-11-09T10:23:38","modified_gmt":"2019-11-09T09:23:38","slug":"der-pic-12f675-teil-6-pir1-register","status":"publish","type":"post","link":"https:\/\/www.michael-floessel.de\/mfblog\/der-pic-12f675-teil-6-pir1-register\/","title":{"rendered":"Der PIC 12F675 Teil 6 \u2013 PIR1 Register"},"content":{"rendered":"

\"PICDas n\u00e4chste Register: PIR1, liegt in Bank 0.<\/p>\n

Noch einmal der Hinweis darauf, dass einige der Bits in etlichen Registern eher lesend ausgewertet werden m\u00fcssen. Also z. B. 1 = ist was passiert, 0 = nichts ist passiert. Auf Nummer sicher gehend, w\u00fcrde ich die entsprechenden Bits VOR ausf\u00fchren der entsprechenden Funktionen manuell zur\u00fccksetzen, wird an den meisten Stellen ohnehin notwendig sein.<\/p>\n

 <\/p>\n

BIT 7:<\/strong><\/p>\n

1 = EEPROM schreiben fertig, Bit muss manuell gel\u00f6scht werden<\/p>\n

0 = EEPROM schreiben nicht beendet.<\/p>\n

BIT 6:<\/strong><\/p>\n

1 = A\/D Wandler fertig, manuell l\u00f6schen.<\/p>\n

0 = A\/D Wandler nicht fertig<\/p>\n

BIT 5<\/strong>:<\/strong><\/p>\n

Nicht belegt, zu betrachten als ‚0‘<\/p>\n

BIT 4<\/strong>:<\/strong><\/p>\n

Nicht belegt, zu betrachten als ‚0‘<\/p>\n

BIT 3<\/strong>:<\/strong><\/p>\n

1 = \u00c4nderung am Comparator Eingang, manuell zu l\u00f6schen<\/p>\n

0 = Keine \u00c4nderung am Comparator<\/p>\n

BIT 2<\/strong>:<\/strong><\/p>\n

Nicht belegt, zu betrachten als ‚0‘<\/p>\n

BIT 1<\/strong>:<\/strong><\/p>\n

Nicht belegt, zu betrachten als ‚0‘<\/p>\n

BIT 0<\/strong>:<\/strong><\/p>\n

1 = Timer 1 (TMR1) \u00dcberlauf, manuell l\u00f6schen<\/p>\n

0 = TMR1 kein \u00dcberlauf<\/p>\n

 <\/p>\n

 <\/p>\n

 <\/p>\n